경제/금융

HBM 패키지 내 냉각 요소(ICE) 넣어 발열 집중 구간 열 방출 경로 개선 열저항 30% 이상 저감... 고온·고부하 환경에서도 안정적 동작 특성 확보 검증된 MR-MUF 공정 적용… 높은 설계 호환성으로 고객 도입 부담 낮춰 SK하이닉스가 HBM 패키지에 일체형 냉각 요소 'ICE*'를 내재해 발열을 획기적으로 낮춘 ‘iHBM’ 기술을 26일 공개했다. * ICE(Integrated Cooling Elements): 전기는 통하지 않지만 열 전도가 높은 실리콘 소재를 활용해 HBM 패키지 내부에 추가적인 열 배출 경로를 형성하는 냉각 요소 폭증하는 AI 연산 수요 대응을 위해 HBM은 적층 단수 확대와 고속화를 거듭하며 성능이 발전하고 있지만, 동시에 발열이 높아지는 문제가 발생할 수 있다. 이런 이유로 HBM과 GPU를 연결하는 D2D PHY* 구간의 발열 밀도**를 효과적으로 제어하는 기술이 차세대 HBM 기술 경쟁력의 핵심으로 부상하고 있다. * D2D PHY(Die-to-Die Physical Layer): HBM 베이스다이와 AI 고속 다이(Die) 간 초고속 데이터 통신을 가능하게 하는 물리적인 연결 통로 ** 발열 밀도(Power Density): 단위 면적당 발생하는 발열량의 크기를 의미하며, 기기나 시스템의 냉각 효율과 수명을 결정짓는 핵심 지표 iHBM 기술은 이 문제를 구조적으로 해결한 것이 특징이다. 기존 HBM은 열을 코어 다이(Core Die)를 거쳐 외부로 내보내는 간접적인 방식에 의존해 왔다. iHBM은 발열이 가장 집중되는 D2D PHY 영역 안에 열 제어 소자(ICE)를 넣어, 열이 빠져 나갈 수 있는 전용 경로(Heat Path)를 별도로 만든 것이 핵심이다. 이를 통해 기존 대비 열저항(Thermal Resistance)을 30% 이상 낮추고, 고온·고부하 환경에서도 안정적인 동작 특성을 유지할 수 있다. 양산성 측면에서도 강점을 갖췄다. 이미 시장에서 검증된 Advanced MR-MUF* 기반 WLP** 공정을 적용해 안정적인 대량 생산이 가능하다. 고객사의 기존 SiP***환경과 높은 설계 호환성을 확보한 만큼, 고객들은 큰 설계 변경 없이 즉시 적용이 가능해 실질적인 도입 부담도 낮췄다. * MR-MUF(Mass Reflow Molded Underfill): 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 공간 사이에 액체 형태의 보호재를 주입하고, 굳히는 공정 ** WLP(Wafer Level Packaging): 웨이퍼 수준 패키징, 웨이퍼를 개별 칩으로 자르지 않은 상태에서 패키징 공정과 테스트를 한 번에 진행하는 기술로, 칩의 크기를 획기적으로 줄이고 전기적 특성을 개선할 수 있는 공정 기술 *** SiP(System in Package): 시스템 통합 패키지, 서로 다른 기능을 가진 개별 칩들을 하나의 패키지 안에 수직 또는 수평으로 배치해 하나의 시스템처럼 작동하게 하는 통합 패키징 기술 SK하이닉스는 iHBM 기술을 HBM5 등 차세대 제품부터 적용해 고성능 컴퓨팅(HPC), AI 데이터센터 등 초고집적·초고대역폭 환경에서 요구되는 열 관리 수준을 충족하며 시스템 전반의 안정성과 운영 효율을 높인다는 계획이다. SK하이닉스 이강욱 부사장(PKG개발 담당)은 "iHBM은 메모리 설계 역량과 첨단 패키징 기술을 결합해 개발한 발열 최소화를 위한 최적의 설루션"이라면서 "AI 환경에서 고객이 필요로 하는 가치를 선제적으로 제공하며 AI 메모리 리더십을 더욱 공고히 하겠다“고 말했다.